

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-234773

(43)Date of publication of application : 05.09.1995

(51)Int.Cl. G06F 3/153  
G09G 5/00  
G09G 5/00  
G09G 5/14  
G09G 5/36

(21)Application number : 06-260590

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 25.10.1994

(72)Inventor : FUJIMOTO TERUHISA

(30)Priority

Priority number : 05347243

Priority date : 27.12.1993


Priority country : JP

(54) DISPLAY CONTROLLER

(57)Abstract:

PURPOSE: To display VGA data on the high resolution screen of an XGA specification at an optional position and in an optional size without rewriting VRAM.

CONSTITUTION: The screen CRTC 161 generates a synchronizing signal, etc., for controlling the screen area 100 of a picture element  $1024 \times 768$  in accordance with a screen parameter, and a window CRTC 162 controls the display of a window area 200 in accordance with a window parameter. When the screen CRTC 161 detects the display starting position of the window area 200, the window CRTC 162 starts the display control of the window area 200 so that VGA data is successively read out from the start address of VRAM 30 and converted to video data. The piece of video data is supplied to a display monitor in the display period of the window area so as to display video data in the window area 100.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-234773

(43)公開日 平成7年(1995)9月5日

(51)Int.Cl. <sup>8</sup>	識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 F 3/153	3 3 6 B			
G 0 9 G 5/00	5 2 0 V	9471-5G		
	5 5 0 R	9471-5G		
5/14	C	9471-5G		
5/36	5 3 0 F	9471-5G		

審査請求 未請求 請求項の数9 O L (全 17 頁)

(21)出願番号 特願平6-260590

(22)出願日 平成6年(1994)10月25日

(31)優先権主張番号 特願平5-347243

(32)優先日 平5(1993)12月27日

(33)優先権主張国 日本 (J P)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 藤本 曜久

東京都青梅市末広町2丁目9番地 株式会

社東芝青梅工場内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 表示制御装置

(57)【要約】

【目的】VRAMの書き換え無しで、XGA仕様の高解像度スクリーン上にVGAデータを任意の位置及び任意の大きさで表示する。

【構成】スクリーンCRTC161はスクリーンパラメータに従って1024×768画素のスクリーン領域100を制御するための同期信号などを発生し、またウィンドウCRTC162はウィンドウパラメータに従ってウィンドウ領域200の表示を制御する。スクリーンCRTC161によってウィンドウ領域200の表示開始位置が検出されると、ウィンドウCRTC162によるウィンドウ領域200の表示制御が開始され、これによってVRAM30のスタートアドレスからVGAデータが順次読み出されてビデオデータに変換される。このビデオデータは、ウィンドウ領域の表示期間中ディスプレイモニタに供給され、これによってウィンドウ領域100にビデオデータが表示される。



## 【特許請求の範囲】

【請求項1】 コンピュータシステムのディスプレイモニタを制御する表示制御装置において、前記コンピュータシステムによって実行されるアプリケーションプログラムによって作成された表示データが所定の格納開始位置から格納される画像メモリと、前記システムから指示された各種パラメータ値がセットされる書き換え可能なパラメータレジスタ群であって、前記ディスプレイモニタに表示可能な全表示画面領域のサイズを指定するスクリーンパラメータ、および前記全表示画面領域内に表示すべきウィンドウ領域の表示開始位置およびサイズを指定するウィンドウパラメータがセットされるパラメータレジスタ群と、前記スクリーンパラメータに従って前記全表示画面領域を制御する第1の表示制御回路であって、前記全表示画面領域を前記ディスプレイモニタに表示するための走査タイミングに応じて前記ディスプレイモニタの水平および垂直同期信号を発生する手段と、前記走査タイミングに応じて前記全表示画面上の走査位置を示す座標アドレスを発生する手段と、前記ウィンドウパラメータによって指定されるウィンドウ領域表示開始位置と前記座標アドレスの値とを比較し、その比較結果に基づいて前記全表示画面上の走査位置が前記ウィンドウ領域の表示開始位置に達したことを示すウィンドウ領域検出信号を発生する手段とを含む第1の表示制御回路と、前記ウィンドウパラメータに従って前記ウィンドウ領域を制御する第2の表示制御回路であって、前記ウィンドウ領域検出信号に応答して前記ウィンドウ領域に対応する表示期間を示す表示イネーブル信号を発生する手段と、前記ウィンドウ領域検出信号に応答して前記画像メモリの前記格納開始位置から前記表示データを読み出すためのメモリアドレスを発生する手段とを含む第2の表示制御回路と、この第2の表示制御回路から発生されるメモリアドレスに従って前記画像メモリの格納開始位置から前記表示データを読み出し、その表示データを前記ディスプレイモニタに供給するためのビデオデータに変換する手段と、前記ウィンドウ領域に前記アプリケーションプログラムによって作成された表示データが表示されるように、前記表示イネーブル信号によって指定される表示期間中前記ビデオデータを前記ディスプレイモニタに供給する手段とを具備することを特徴とする表示制御装置。

【請求項2】 前記パラメータレジスタ群に設けられ、外部から供給される外部ビデオデータを前記全表示画面領域内に表示するための第2ウィンドウ領域の表示開始位置およびそのウィンドウサイズを指定する第2のウィンドウパラメータがセットされるレジスタと、前記第1の表示制御回路に設けられ、前記第2のウィンドウパラメータによって指定されるウィンドウ領域表示開始位置と前記座標アドレスの値とを比較し、その比較

結果に基づいて前記全表示画面上の走査位置が前記第2ウィンドウ領域の表示開始位置に達したことを示す第2のウィンドウ領域検出信号を発生する手段と、前記第2の表示制御回路に設けられ、前記第2のウィンドウ領域検出信号に応答して前記第2のウィンドウ領域に対応する表示期間を示す第2の表示イネーブル信号を発生する手段と、

前記第2ウィンドウ領域に前記外部ビデオデータが表示されるように、前記第2の表示イネーブル信号によって指定される表示期間中前記外部ビデオデータを前記ディスプレイモニタに供給する手段とをさらに具備することを特徴とする請求項1記載の表示制御装置。

【請求項3】 前記パラメータレジスタ群に設けられ、前記ディスプレイモニタに前記表示データをフルスクリーンモードで表示するか否かを指定するフルスクリーンモードパラメータがセットされるレジスタと、前記フルスクリーンモードパラメータによってフルスクリーンモードが指定された時、前記ウィンドウ領域がフルスクリーンモードで表示されるように前記第1の表示制御回路によって参照されるパラメータ値を前記スクリーンパラメータから前記ウィンドウパラメータに切り替える手段とをさらに具備することを特徴とする請求項1記載の表示制御装置。

【請求項4】 前記ディスプレイモニタは第1解像度のフラットパネルディスプレイであり、前記画像メモリには前記第1解像度よりも解像度の低い第2解像度の表示データが格納され、前記スクリーンパラメータは、前記フラットパネルディスプレイに前記第1解像度で表示するための表示画面領域の総水平文字数および総垂直ライン数を含み、前記ウィンドウパラメータは、前記第2解像度の表示データを表示すべきウィンドウ領域の表示開始位置および総水平文字数および総垂直ライン数を含み、前記アプリケーションプログラムにより作成された表示データは前記第2解像度の表示データであることを特徴とする請求項1記載の表示制御装置。

【請求項5】 前記全表示画面上の走査位置を示す座標アドレスがハードウェアカーソル表示開始位置を示す座標アドレスと一致したとき、ハードウェアカーソル表示イネーブル信号を出力し、それによりハードウェアカーソルを表示するハードウェアカーソル表示タイミング回路をさらに有することを特徴とする請求項1記載の表示制御装置。

【請求項6】 コンピュータシステムのディスプレイモニタを制御する表示制御装置において、前記コンピュータシステムによって実行されるアプリケーションプログラムによって作成された表示データが所定の格納開始位置から格納される画像メモリと、前記システムから指示された各種パラメータ値がセットされる書き換え可能なパラメータレジスタ群であって、前記ディスプレイモニタに表示可能な全表示画面領域の

サイズを指定するスクリーンパラメータ、前記全表示画面領域内に表示すべきアプリケーションプログラムのウィンドウ領域の表示開始位置およびサイズを指定するアプリケーションウィンドウパラメータ、および前記全表示画面領域内に表示すべき外部ビデオデータのウィンドウ領域の表示開始位置およびサイズを指定する外部ビデオウィンドウパラメータがセットされるパラメータレジスタ群と、  
前記スクリーンパラメータに従って前記全表示画面領域を制御する第1の表示制御回路であって、前記全表示画面領域を前記ディスプレイモニタに表示するための走査タイミングに応じて前記ディスプレイモニタの水平および垂直同期信号を発生する手段と、前記走査タイミングに応じて前記全表示画面上の走査位置を示す座標アドレスを発生する手段と、前記アプリケーションウィンドウパラメータによって指定されるアプリケーションウィンドウ領域表示開始位置と前記座標アドレスの値とを比較し、その比較結果に基づいて前記全表示画面上の走査位置が前記アプリケーションウィンドウ領域の表示開始位置に達したことを示すアプリケーションウィンドウ領域検出信号を発生する手段と、前記外部ビデオウィンドウパラメータによって指定される外部ビデオウィンドウ領域表示開始位置と前記座標アドレスの値とを比較し、その比較結果に基づいて前記全表示画面上の走査位置が前記外部ビデオウィンドウ領域の表示開始位置に達したことを示す外部ビデオウィンドウ領域検出信号を発生する手段とを含む第1の表示制御回路と、  
前記アプリケーションウィンドウパラメータに従って前記アプリケーションウィンドウ領域を制御する第2の表示制御回路であって、前記アプリケーションウィンドウ領域検出信号にตอบสนองして前記アプリケーションウィンドウ領域に対応する表示期間を示す表示イネーブル信号を発生する手段と、前記アプリケーションウィンドウ領域検出信号にตอบสนองして前記画像メモリの前記格納開始位置から前記表示データを読み出すためのメモリアドレスを発生する手段とを含む第2の表示制御回路と、  
前記外部ビデオウィンドウパラメータに従って前記外部ビデオウィンドウ領域を制御する第3の表示制御回路であって、前記外部ビデオウィンドウ領域検出信号にตอบสนองして前記外部ビデオウィンドウ領域に対応する表示期間を示す表示イネーブル信号を発生する手段と、前記外部ビデオウィンドウ領域検出信号にตอบสนองして前記画像メモリの前記格納開始位置から前記表示データを読み出すためのメモリアドレスを発生する手段とを含む第3の表示制御回路と、  
この第2および第3の表示制御回路のうちの選択された表示制御回路から発生されるメモリアドレスに従って前記画像メモリの格納開始位置から前記表示データを読み出し、その表示データを前記ディスプレイモニタに供給するためのビデオデータに変換する手段と、

前記アプリケーションウィンドウ領域に前記アプリケーションプログラムによって作成された表示データが、および前記外部ビデオウィンドウ領域に前記外部ビデオデータが表示されるように、前記表示イネーブル信号によって指定される表示期間中前記ビデオデータを前記ディスプレイモニタに供給する手段とを具備することを特徴とする表示制御装置。

【請求項7】前記全表示画面上の走査位置を示す座標アドレスがハードウェアカーソル表示開始位置を示す座標アドレスと一致したとき、ハードウェアカーソル表示イネーブル信号を出力し、それによりハードウェアカーソルを表示するハードウェアカーソル表示タイミング回路をさらに有することを特徴とする請求項6記載の表示制御装置。

【請求項8】コンピュータシステムのディスプレイモニタを制御する表示制御装置において、

前記コンピュータシステムによって実行されるアプリケーションプログラムによって作成された表示データが所定の格納開始位置から格納される画像メモリと、  
前記システムから指示された各種パラメータ値がセットされる書き換え可能なパラメータレジスタ群であって、  
前記ディスプレイモニタに表示可能な全表示画面領域のサイズを指定するスクリーンパラメータ、および前記全表示画面領域内に表示すべき外部ビデオデータのウィンドウ領域の表示開始位置およびサイズを指定する外部ビデオウィンドウパラメータがセットされるパラメータレジスタ群と、  
前記スクリーンパラメータに従って前記全表示画面領域を制御する第1の表示制御回路であって、前記全表示画面領域を前記ディスプレイモニタに表示するための走査タイミングに応じて前記ディスプレイモニタの水平および垂直同期信号を発生する手段と、前記走査タイミングに応じて前記全表示画面上の走査位置を示す座標アドレスを発生する手段と、前記外部ビデオウィンドウパラメータによって指定される外部ビデオウィンドウ領域表示開始位置と前記座標アドレスの値とを比較し、その比較結果に基づいて前記全表示画面上の走査位置が前記外部ビデオウィンドウ領域の表示開始位置に達したことを示す外部ビデオウィンドウ領域検出信号を発生する手段とを含む第1の表示制御回路と、

前記外部ビデオウィンドウパラメータに従って前記外部ビデオウィンドウ領域を制御する第2の表示制御回路であって、前記外部ビデオウィンドウ領域検出信号にตอบสนองして前記外部ビデオウィンドウ領域に対応する表示期間を示す表示イネーブル信号を発生する手段と、前記外部ビデオウィンドウ領域検出信号にตอบสนองして前記画像メモリの前記格納開始位置から前記表示データを読み出すためのメモリアドレスを発生する手段とを含む第2の表示制御回路と、

この第2の表示制御回路から発生されるメモリアドレス

に従って前記画像メモリの格納開始位置から前記表示データを読み出し、その表示データを前記ディスプレイモニタに供給するためのビデオデータに変換する手段と、前記外部ビデオウィンドウ領域に前記外部ビデオデータが表示されるように、前記表示イネーブル信号によって指定される表示期間中前記ビデオデータを前記ディスプレイモニタに供給する手段とを具備することを特徴とする表示制御装置。

【請求項9】前記全表示画面上の走査位置を示す座標アドレスがハードウェアカーソル表示開始位置を示す座標アドレスと一致したとき、ハードウェアカーソル表示イネーブル信号を出力し、それによりハードウェアカーソルを表示するハードウェアカーソル表示タイミング回路をさらに有することを特徴とする請求項8記載の表示制御装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は表示制御装置に関し、特にパーソナルコンピュータ等のコンピュータシステムで使用されるディスプレイモニタを制御する表示制御装置に関する。

【0002】

【従来の技術】一般に、パーソナルコンピュータ等のコンピュータシステムのディスプレイモニタとしては、液晶ディスプレイやプラズマディスプレイのようなフラットパネルディスプレイ、あるいはCRTディスプレイが使用されている。現在、これらディスプレイの制御は、VGA (Video Graphics Array) と称される表示コントローラを用いて行われている。

【0003】このため、コンピュータシステム上で起動される多くのアプリケーションプログラムも、このVGAの仕様に適合するように作成されている。VGAの表示コントローラにおいては、640×480画素、最大256色同時表示というモード等が用意されている。

【0004】しかしながら、最近のコンピュータシステムにおいては、DTP (DeskTop Publishing) のような高彩度画面を用いた高度な運用が要求されており、VGAで提供される解像度や表示色数ではそのような運用には適さなくなっている。

【0005】そこで、最近のコンピュータシステムでは、VGAよりも高解像度表示を実現できる表示モードを持つXGA (Extended Graphics Array) 仕様の表示コントローラが使用され始めている。このXGA仕様の表示コントローラにおいては、1024×768画素という高解像度モード等が用意されているので、多数のウィンドウを同一画面上に表示できる。このため、このXGA仕様の表示コントローラは、DTPの運用を初め、ウィンドウ表示を多用するグラフィカル・ユーザ・インターフェースに必要な性能も十分に提供することができる。

【0006】ところで、これら表示コントローラでは、XGAおよびVGAの異なる解像度に対応するために、マルチシンクタイプのCRTディスプレイを利用して1024×768画素の高解像度表示と640×480画素の中解像度表示の切り替えが行われている。この場合、高解像度データと中解像度データのどちらも、CRTディスプレイ内の同期処理によって表示画面全体にフルスクリーンモードで表示される。

【0007】しかしながら、例えばXGA仕様またはSVGA仕様のアプリケーションプログラムとVGA仕様のアプリケーションプログラムを同時実行し、それらの画面データを交互に切り替えて表示するといった場合のように解像度の異なる画面の切り替えが頻繁に行われる場合には、CRTディスプレイによっては、その切り替えの度に表示画面にチラツキが発生するなどの不具合が生じることがある。

【0008】CRTディスプレイを高解像度モードにしたままで中解像度のデータを表示すれば、このような同期に関わるチラツキの発生問題は解消できる。ところが、このようにすると今度は、中解像度のデータが画面の隅に表示されることになり、データの視認識が悪化されるという弊害が発生する。この問題は、1024×768画素の高解像度画面を持つフラットパネルディスプレイに640×480画素の中解像度データを表示した場合にも同様に発生し、中解像度データの表示位置は高解像度画面内のある特定の位置に固定され、その表示位置をユーザの指定によって変化させることはできない。

【0009】

【発明が解決しようとする課題】従来では、高解像度画面上にそれよりも解像度の低い中低解像度のデータを表示すると、そのデータの表示位置はある特定の位置に固定されてしまい、その表示位置を変化させることはできない欠点があった。

【0010】この発明はこのような点に鑑みてなされたもので、中低解像度のデータを高解像度画面上に、任意の位置及び任意の大きさのウィンドウとして表示することができる表示制御装置を提供することを目的とする。

【0011】

【課題を解決するための手段および作用】この発明は、コンピュータシステムのディスプレイモニタを制御する表示制御装置において、前記コンピュータシステムによって実行されるアプリケーションプログラムによって作成された表示データが所定の格納開始位置から格納される画像メモリと、前記システムから指示された各種パラメータ値がセットされる書き換え可能なパラメータレジスタ群であって、前記ディスプレイモニタに表示可能な全表示画面領域のサイズを指定するスクリーンパラメータ、および前記全表示画面領域内に表示すべきウィンドウ領域の表示開始位置およびサイズを指定するウィンドウパラメータがセットされるパラメータレジスタ群と、

前記スクリーンパラメータに従って前記全表示画面領域を制御する第1の表示制御回路であって、前記全表示画面領域を前記ディスプレイモニタに表示するための走査タイミングに応じて前記ディスプレイモニタの水平および垂直同期信号を発生する手段と、前記走査タイミングに応じて前記全表示画面上の走査位置を示す座標アドレスを発生する手段と、前記ウインドウパラメータによって指定されるウインドウ領域表示開始位置と前記座標アドレスの値とを比較し、その比較結果に基づいて前記全表示画面上の走査位置が前記ウインドウ領域の表示開始位置に達したことを示すウインドウ領域検出信号を発生する手段とを含む第1の表示制御回路と、前記ウインドウパラメータに従って前記ウインドウ領域を制御する第2の表示制御回路であって、前記ウインドウ領域検出信号に応答して前記ウインドウ領域に対応する表示期間を示す表示イネーブル信号を発生する手段と、前記ウインドウ領域検出信号に応答して前記画像メモリの前記格納開始位置から前記表示データを読み出すためのメモリアドレスを発生する手段とを含む第2の表示制御回路と、この第2の表示制御回路から発生されるメモリアドレスに従って前記画像メモリの格納開始位置から前記表示データを読み出し、その表示データを前記ディスプレイモニタに供給するためのビデオデータに変換する手段と、前記ウインドウ領域に前記アプリケーションプログラムによって作成された表示データが表示されるように、前記表示イネーブル信号によって指定される表示期間中前記ビデオデータを前記ディスプレイモニタに供給する手段とを具備することを特徴とする。

【0012】この表示制御装置においては、第1および第2の2つの表示制御回路が設けられており、第1の表示制御回路はスクリーンパラメータに従って全表示画面領域を制御するための同期信号を発生し、また第2の表示制御回路はウインドウパラメータに従ってウインドウ領域の表示を制御する。第1の表示制御回路によってウインドウ領域が検出されると、第2の表示制御回路によるウインドウ領域の表示制御が開始され、これによって画像メモリの格納開始位置から表示データが順次読み出されてビデオデータに変換される。このビデオデータは、表示イネーブル信号によって規定されるウインドウ領域の表示期間中ディスプレイモニタに供給され、これによってウインドウ領域にビデオデータが表示される。

【0013】この場合、ウインドウ領域の位置および大きさは、パラメータレジスタ群にセットするウインドウパラメータの値によってプログラマブルに変更できる。したがって、高解像度表示画面上にアプリケーションプログラムによって作成された中低解像度のデータを任意の位置および任意の大きさで表示することが可能となる。

【0014】また、この表示制御装置においては、アプリケーションプログラムによる画像メモリへのデータ格

納開始位置からウインドウ領域に表示すべきデータが読み出される。このため、画像メモリのデータ格納位置を変更することなく、既存のアプリケーションプログラムをそのまま利用した状態でウインドウ表示を行う事ができる。

【0015】さらに、この発明の表示制御装置は、スクリーンパラメータの代わりにウインドウパラメータを使用するモードを備えている。これによって、第1の表示制御回路によって使用されるパラメータ値が第2の表示制御回路で使用されるウインドウパラメータ値と同一となり、ウインドウ領域のサイズに対応する水平/垂直同期信号が発生される。この場合、CRTディスプレイを使用した場合には、アプリケーションプログラムによって作成された中低解像度のデータは、CRTディスプレイの表示画面全体にフルスクリーンモードで表示される。

【0016】

【実施例】以下、図面を参照してこの発明の実施例を説明する。図1にはこの発明の一実施例に係わる表示制御システムの全体の構成が示されている。この表示制御システム4は、例えば、1024×768ドット、256色同時表示などの表示モードを持つXGA (eXtended Graphics Array) 仕様の表示制御システムであり、ポータブルコンピュータのCPUローカルバス3に接続される。この表示制御システム4は、ポータブルコンピュータ本体に標準装備されるフラットパネルディスプレイ40およびポータブルコンピュータ本体に着脱自在に接続されるカラーCRTディスプレイ50双方に対する表示制御を行なう。

【0017】表示制御システム4には、ディスプレイコントローラ10、およびデュアルポート画像メモリ (VRAM) 30が設けられている。これらディスプレイコントローラ10、デュアルポート画像メモリ (VRAM) 30は、図示しない回路基板上に搭載されている。

【0018】ディスプレイコントローラ10はゲートアレイによって実現されるLSIであり、この表示制御システム4の主要部を成す。このディスプレイコントローラ10は、ホストCPU1からの指示に従い、デュアルポート画像メモリ (VRAM) 30を利用して、フラットパネルディスプレイ40およびカラーCRTディスプレイ50に対する表示制御を実行する。また、このディスプレイコントローラ10は、バスマスタとして機能し、コンピュータのシステムメモリ2を直接アクセスすることができる。

【0019】デュアルポート画像メモリ (VRAM) 30は、シリアルアクセスに使用されるシリアルポート (シリアルDATA) とランダムアクセスのためのパラレルポート (DATA) を備えている。シリアルポート (シリアルDATA) は表示画面リフレッシュのためのデータ読み出しに使用され、またパラレルポート (DA

TA)は画像データの更新に使用される。このデュアルポート画像メモリ(VRAM)30は、複数のデュアルポートDRAMから構成されており、1Mバイト乃至4Mバイトの記憶容量を有している。このデュアルポート画像メモリ(VRAM)30はフレームバッファとして使用され、フラットパネルディスプレイ40またはカラーCRTディスプレイ50に表示するための画像データが描画される。

【0020】この場合、XGA仕様に適合したアプリケーションプログラム等で作成されたXGA仕様の描画データは、バックドピクセル方式によってデュアルポート画像メモリ(VRAM)30の先頭アドレスから格納される。このバックドピクセル方式は、メモリ上の連続する複数のビットで1画素を表す色情報マッピング形式であり、例えば、1画素を1, 2, 4, 8, または16ビットで表す方式が採用されている。一方、VGA仕様の描画データは、VGA仕様に適合したアプリケーションプログラム等で作成されるものであり、メモリプレーン方式によってデュアルポート画像メモリ(VRAM)30の先頭アドレスから描画される。このメモリプレーン方式は、メモリ領域を同一アドレスで指定される複数のプレーンに分割し、これらプレーンに各画素の色情報を割り当てる方式である。例えば、4プレーンを持つ場合には、1画素は、各プレーン毎に1ビットずつの合計4ビットのデータによって表現される。

【0021】また、デュアルポート画像メモリ(VRAM)30には、テキストデータも格納される。1文字分のテキストデータは、XGA、VGAのどちらの仕様においても、8ビットのコードと8ビットのアトリビュートからなる合計2バイトのサイズを持つ。アトリビュートは、フォアグラウンドの色を指定する4ビットデータとバックグラウンドの色を指定する4ビットデータから構成されている。

【0022】このディスプレイコントローラ10は、レジスタ制御回路11、システムバスインターフェース12、描画用のコプロセッサ13、メモリ制御回路14、CRTコントローラ(CRTC)16、シリアルポート制御回路18、スプライトメモリ19、シリアルライザ20、ラッチ回路21、フォアグラウンド/バックグラウンドマルチプレクサ22、グラフィック/テキストマルチプレクサ23、カラーパレット制御回路24、スプライトカラーレジスタ25、CRTビデオマルチプレクサ26、スプライト制御回路27、フラットパネルエミュレーション回路28、およびDAC(D/Aコンバータ)35から構成されている。

【0023】レジスタ制御回路11は、システムバスインターフェース12を介してシステムバス3からのアドレスおよびデータを受けとり、アドレスのデコード、およびそのデコード結果によって指定される各種レジスタに対するリード/ライト制御を行なう。システムバスイ

ンターフェース12は、ローカルバス3を介してホストCPU1とのインターフェース制御を行なうものであり、ローカルバスだけでなく、ISA、EISA、マイクロチャネル等の各種仕様のシステムバスに適合したバスインターフェースをサポートする。

【0024】描画用コプロセッサ13はグラフィックアクセラレータであり、CPU1からの指示にตอบสนองして、デュアルポート画像メモリ(VRAM)30中の描画データに対してさまざまな描画機能を提供する。この描画用コプロセッサ13は、BITBLT等の画素のブロック転送、線描画、領域の塗りつぶし、画素間の論理/算術演算、画面の切り出し、マップのマスク、X-Y座標でのアドレッシング、ページングによるメモリ管理機能等を有している。この描画用コプロセッサ13には、VGA/XGA互換のデータ演算回路131、2次元アドレス発生回路131、およびページングユニット133が設けられている。

【0025】データ演算回路131は、シフト、論理算術演算、ビットマスク、カラー比較等のデータ演算を行なうものであり、またVGA互換のBITBLT機能も有している。2次元アドレス発生回路131は、矩形領域アクセス等のためのX-Yの2次元アドレスを発生する。また、2次元アドレス発生回路131は、領域チェックや、セグメンテーション等を利用したリニアアドレス(実メモリアドレス)への変換処理も行なう。ページングユニット133は、CPU1と同じ仮想記憶機構をサポートするためのものであり、ページング有効時には2次元アドレス発生回路131が作ったリニアアドレスをページングによって実アドレスに変換する。また、ページング無効時にはリニアアドレスがそのまま実アドレスとなる。このページングユニット133は、ページングのためにTLBを備えている。

【0026】メモリ制御回路14はデュアルポート画像メモリ(VRAM)30をアクセス制御するためのものであり、CPU1または描画用コプロセッサ13からの画像データのリード/ライト要求に従ってデュアルポート画像メモリ(VRAM)30のパラレルポートのアクセス制御を行なうと共に、CRTC16からの表示位置アドレスに従ってデュアルポート画像メモリ(VRAM)30のシリアルポートからのデータ読み出し制御を行う。

【0027】さらに、このメモリ制御回路14には、フレームバッファキャッシュ141が内蔵されている。このフレームバッファキャッシュ141は、CPU1や描画用コプロセッサ13による画像データのリード/ライトを高速にするために利用されるものであり、デュアルポート画像メモリ(VRAM)30の画像データの一部を保持する。CPU1や描画用コプロセッサ13によってリード要求された画像データがフレームバッファキャッシュ141に存在する場合は、そのフレームバッファ



キャッシュ141から画像データが読み出されてCPU1または描画用コプロセッサ13に転送される。この場合、デュアルポート画像メモリ(VRAM)30の平行ポートを介したリードアクセスは行われない。

【0028】CRTコントローラ(CRTC)16は、フラットパネルディスプレイ40またはCRTディスプレイ50を制御するための各種表示タイミング信号(水平同期信号、垂直同期信号等)や、デュアルポート画像メモリ(VRAM)30のシリアルポート(シリアルDATA)から画面表示すべき画像データを読み出すための表示アドレスを発生する。このCRTコントローラ16には、スクリーンCRTC161とウィンドウCRTC162が設けられている。スクリーンCRTC161は、フラットパネルディスプレイ40またはCRTディスプレイ50のディスプレイモニタに表示可能な全表示画面領域(以下、スクリーンと称する)を制御するためのものであり、またウィンドウCRTC162はスクリーン内に定義される任意の位置および大きさの表示領域(以下、ウィンドウと称する)を制御する。このCRTコントローラ16の構成は、この発明の特徴とする部分であり、その詳細は図2以降で後述する。

【0029】シリアルポート制御回路18、スプライトメモリ19、シリアルライザ20、ラッチ回路21、フォアグラウンド/バックグラウンドマルチプレクサ22、グラフィック/テキストマルチプレクサ23、カラーパレット制御回路24、スプライトカラーレジスタ25、CRTビデオマルチプレクサ26、スプライト制御回路27、フラットパネルエミュレーション回路28、およびDAC(D/Aコンバータ)35は、デュアルポート画像メモリ(VRAM)30の画像データをフラットパネルディスプレイ40またはCRTディスプレイ50に表示するための表示制御回路300を構成する。

【0030】シリアルポート制御回路18は、デュアルポート画像メモリ(VRAM)30のシリアルデータポートからのデータ読み出しタイミングを制御するためのシリアルクロックSCK、出力イネーブル信号SOEを発生する。また、メモリ制御回路18は、スプライトメモリ19のアクセス制御と、スプライトの表示タイミング制御を行なう。

【0031】スプライトメモリ19には、グラフィックモードではスプライトデータ、テキストモードではフォントが書き込まれる。テキストモードでは、デュアルポート画像メモリ(VRAM)30から読み出されたテキストデータのコードがインデックスとしてスプライトメモリ19に供給され、そのコードに対応するフォントが読み出される。

【0032】シリアルライザ20は、複数画素分の平行なピクセルデータをピクセル単位(シリアル)に分割して出力するための平行/シリアル変換回路であり、グラフィックモードではデュアルポート画像メモリ

(VRAM)30のシリアルポートから読み出されるメモリデータとスプライトメモリ19から読み出されるスプライトデータをそれぞれ平行/シリアル変換し、テキストモードではスプライトメモリ19から読み出されるフォントデータを平行/シリアル変換する。

【0033】ラッチ回路21は、コードデータからフォントデータへの変換の遅れ時間だけアトリビュートの出力タイミングを遅延させるためのものであり、テキストモードにおいてデュアルポート画像メモリ(VRAM)30から読み出されるテキストデータのアトリビュートを保持する。フォアグラウンド/バックグラウンドマルチプレクサ22は、テキストモードにおいてアトリビュートのフォアグラウンド色(前面色)/バックグラウンド色(背景色)の一方を選択する。この選択は、シリアルライザ20から出力されるフォントデータの値“1”(フォアグラウンド)、“0”(バックグラウンド)によって制御される。グラフィック/テキストマルチプレクサ23は、グラフィックモードとテキストモードの切替えを行なうためのものであり、グラフィックモードにおいてはシリアルライザ20から出力されるメモリデータを選択し、テキストモードにおいてはフォアグラウンド/バックグラウンドマルチプレクサ22の出力を選択する。

【0034】カラーパレット制御回路24は、グラフィックまたはテキストデータの色変換を行なうためのものである。このカラーパレット制御回路24は、2段構成のカラーパレットテーブルを備えている。第1のカラーパレットテーブルは、16個のカラーパレットレジスタから構成されている。各カラーパレットレジスタには、6ビットのカラーパレットデータが格納されている。第2のカラーパレットテーブルは、256個のカラーパレットレジスタから構成されている。各カラーパレットレジスタには、R、G、Bそれぞれ6ビットから構成される18ビットのカラーデータが格納されている。

【0035】グラフィックモードにおいては、8ビット/ピクセルのXGA仕様のメモリデータは、第1のカラーパレットテーブルを介さずに、第2のカラーパレットテーブルに直接送られ、そこでR、G、Bそれぞれ6ビットから構成されるカラーデータに変換される。また、4ビット/ピクセルのVGA仕様のメモリデータは、まず第1のカラーパレットテーブルに送られ、そこで6ビットのカラーデータに変換されて出力される。そして、この6ビットのカラーデータには、カラーパレット制御回路19内蔵のカラー選択レジスタから出力される2ビットデータが加えられ、これにより合計8ビットのカラーデータとなる。この後、その8ビットのカラーデータは、第2のカラーパレットテーブルに送られ、そこでR、G、Bそれぞれ6ビットから構成されるカラーデータに変換される。

【0036】一方、テキストモードにおいては、XGA、VGAどちらの仕様のテキストデータも、第1およ

び第2の2段のカラーパレットテーブルを介して、R、G、Bそれぞれ6ビットから構成されるカラーデータに変換される。

【0037】また、XGAのグラフィクスモードにおいては、1画素が16ビットから構成されるダイレクトカラーモードがあり、この場合には、その16ビット/ピクセルのメモリデータは、カラーパレット制御回路24を介さずに、CRTビデオマルチプレクサ26に直接供給される。

【0038】スプライトカラーレジスタ25は、ハードウェアカーソルなどのスプライト表示色を指定するスプライト表示データを格納する。CRTビデオマルチプレクサ26は、CRTビデオ表示出力を選択するものであり、カラーパレット制御回路24の出力、シリアルライザ20からのダイレクトカラー出力、スプライト表示データ、または外部ビデオデータの選択を行なう。この選択動作は、CRTC16からの表示タイミング信号によって制御される。外部ビデオデータは、例えば表示制御システム4外部から入力される動画などのビデオデータである。スプライト制御回路27は、シリアルライザ20によってパラレル/シリアル変換されたスプライトデータに従ってスプライトカラーレジスタ25のスプライト表示データを出力する。

【0039】フラットパネルエミュレーション回路28は、CRTビデオ出力を変換してフラットパネルディスプレイ40用のフラットビデオデータを生成する。DAC35は、CRTビデオマルチプレクサ26から出力されるCRTビデオデータをアナログR、G、B信号に変換してCRTディスプレイ50に供給する。

【0040】次に、図2を参照して、スクリーンCRTC161とウィンドウCRTC162を用いた表示制御の原理を説明する。スクリーン領域100はXGA仕様の高解像度対応のディスプレイモニタに表示可能な全表示画面(1024×768画素)であり、これはフラットパネルディスプレイ40のパネル全面、またはCRTディスプレイ50の高解像度モード時の表示領域に対応する。ウィンドウ領域200はアプリケーション表示領域であり、例えばVGA仕様のアプリケーションプログラムに対応する640×480画素のサイズを持つ。このウィンドウ領域200の表示開始位置は、座標(Xw, Yw)によって指定される。

【0041】この場合、スクリーン領域100の制御はスクリーンCRTC161によって行われ、ウィンドウ領域200の制御はウィンドウCRTC162によって行われる。

【0042】すなわち、スクリーンCRTC161は、スクリーンパラメータによって指定される1024×768画素のスクリーンを制御するための水平/垂直同期信号を発生すると共に、スクリーン領域100上の走査位置を示す座標アドレスとウィンドウパラメータによ

って指定されるウィンドウ表示開始位置座標(Xw, Yw)とを比較し、一致した際にウィンドウ検出信号を発生する。ウィンドウCRTC162は、ウィンドウ検出信号に応答して動作を開始し、ウィンドウパラメータに従ってウィンドウ領域200の表示を制御する。

【0043】この場合、ウィンドウCRTC162は、ウィンドウパラメータによって指定されるウィンドウサイズをスクリーン全体として制御し、アプリケーションプログラムによって描画されるVRAM30の先頭ラインからVGAデータを読み出すための表示アドレスを発生する。この表示ラインの値は、640ドットのライン走査単位で+1アップデートされる。

【0044】したがって、ウィンドウパラメータによって指定されるウィンドウ表示開始位置座標およびウィンドウサイズを変更することによって、スクリーン領域100上に任意の位置および任意の大きさのウィンドウ領域200を割り当てることができ、そのウィンドウ領域200にアプリケーションプログラムによって作成されたVGAデータを表示できる。また、ウィンドウ領域200以外の領域には、ボーダーカラーなどが表示される。

【0045】次に、図3を参照して、CRTC16の具体的な構成を説明する。図示のように、CRTC16は、パラメータレジスタ群101、スクリーンカウンタ群102、スクリーンコンパレータ103、パラメータマルチプレクサ104、ウィンドウカウンタ群105、ウィンドウコンパレータ106、タイミング制御回路107、表示アドレス発生回路108を備えている。

【0046】ここで、スクリーンカウンタ群102およびスクリーンコンパレータ103はスクリーンCRTC161に属し、ウィンドウカウンタ群105、ウィンドウコンパレータ106、および表示アドレス発生回路108はウィンドウCRTC162に属している。さらに、パラメータレジスタ群101、パラメータマルチプレクサ104、およびタイミング制御回路107は、スクリーンCRTC161とウィンドウCRTC162に共用される。

【0047】パラメータレジスタ群101は、ローカルバス3に定義されているデータバスに接続されたリード/ライト可能なレジスタ群であり、ここには、CRT用のスクリーンパラメータ、フラットパネル用のスクリーンパラメータ、およびCRT/フラットパネル用のウィンドウパラメータがセットされる。パラメータレジスタ群101に設けられるレジスタの種類の一例を図4に示す。

【0048】CRT用のスクリーンパラメータは、高解像度モードにおけるCRTの表示画面サイズなどを規定するためのパラメータであり、このパラメータは、CRTスクリーン水平総文字数/垂直総ライン数を指定するための水平/垂直トータルレジスタ、水平/垂直ディス

ブレイエンドレジスタ、水平／垂直ブランキングレジスタ、水平／垂直同期レジスタ、水平同期スキューレジスタなどのパラメータレジスタ群にセットされる。

【0049】フラットパネル用のスクリーンパラメータは、パネル全面の表示画面サイズなどを規定するためのパラメータであり、このパラメータは、フラットパネルスクリーン水平／垂直トータルレジスタ、水平／垂直ディスプレイエンドレジスタ、水平／垂直ブランキングレジスタ、水平／垂直同期レジスタ、水平同期スキューレジスタなどのパラメータレジスタにセットされる。

【0050】ウインドウパラメータは、CRT、フラットパネル双方におけるウインドウ領域のサイズなどを規定するためのものであり、このパラメータは、ウインドウ水平／垂直トータルレジスタ、水平／垂直ディスプレイエンドレジスタ、水平／垂直ブランキングレジスタ、水平／垂直同期レジスタ、水平同期スキューレジスタなどにセットされる。

【0051】さらに、パラメータレジスタ群101には、ウインドウ表示開始位置座標レジスタ、外部ビデオ表示開始位置座標レジスタ、外部ビデオウインドウの水平／垂直トータルなどを示すウインドウサイズレジスタ、表示制御レジスタが設けられている。表示制御レジスタには、CRT／フラットパネルの表示切り替えを指定するレジスタ、フルスクリーンモードを指定するレジスタなどの各種モードレジスタが含まれている。

【0052】ここで、水平／垂直トータル、水平／垂直ディスプレイエンド、水平／垂直ブランキング、水平／垂直同期、水平同期スキューなどの意味については、CRT制御パラメータとして周知のものであるので、ここではその詳細な説明については省略する。

【0053】図3において、スクリーンカウンタ群102は、スクリーン領域100内のスキャン位置を示すためのものであり、ピクセルカウンタ102a、水平カウンタ102b、垂直カウンタ102c、フレームカウンタ102dを備えている。ピクセルカウンタ102aは、ピクセルクロックCKPに応じて1文字内のピクセル位置をカウントするものであり、ピクセル単位でカウントアップ動作が行われる。水平カウンタ102bは、ピクセルクロックCKPに応じて水平方向の文字数をカウントするものであり、ピクセル単位でカウントアップ動作が行われる。垂直カウンタ102cは、垂直クロックCKVに応じて垂直方向のライン数をカウントするものであり、ライン単位でカウントアップ動作が行われる。垂直クロックCKVは、1ライン分のピクセルクロックCKPが発生される度に発生される。フレームカウンタ102dは、垂直クロックCKVに応じて1画面単位でカウントアップ動作を行う。フレームカウンタ102dの出力(FRCNT)は、ブランキング制御やフレーム単位のディザ制御などに利用される。

【0054】スクリーンコンパレータ103は、パラメ

ータレジスタ群101のCRTスクリーンパラメータまたはフラットパネルスクリーンパラメータ値とスクリーンカウンタ群102の値とを比較してスクリーン領域100内の走査位置を検出し、その走査位置検出信号をタイミング制御回路107に供給する。また、スクリーンコンパレータ103は、パラメータレジスタ群101のウインドウ表示開始位置座標、外部ビデオ表示開始位置座標とスクリーンカウンタ群102の値とそれぞれを比較して、ウインドウ表示開始位置および外部ビデオ表示開始位置の検出を行う。スクリーン上の走査位置がウインドウ表示開始位置に一致した際、スクリーンコンパレータ103は、ウインドウ領域検出信号を発生する。

【0055】パラメータマルチプレクサ104は、表示モードに応じてスクリーンコンパレータ103に供給するパラメータ値を選択する。たとえば、フラットパネルディスプレイ40に表示する場合にはフラットパネルスクリーンパラメータが選択され、CRTディスプレイ50に表示する場合には、フルスクリーン表示の場合にはウインドウパラメータ、フルスクリーン表示を行わず高解像度モードでVGAデータを表示する場合にはCRTスクリーンパラメータが選択される。一方、ウインドウコンパレータ106には、どの場合も、ウインドウパラメータが常に供給される。

【0056】ウインドウカウンタ群105は、ウインドウ領域200内のスキャン位置を示すためのものであり、ピクセルカウンタ105a、水平カウンタ105b、垂直カウンタ105cを備えている。ピクセルカウンタ105aは、ピクセルクロックCKPに応じてウインドウ領域200内における1文字内のピクセル位置をカウントするものであり、ピクセル単位でカウントアップ動作が行われる。水平カウンタ105bは、ピクセルクロックCKPに応じてウインドウ領域200内における水平方向の文字数をカウントするものであり、ピクセル単位でカウントアップ動作が行われる。垂直カウンタ105cは、垂直クロックCKVに応じてウインドウ領域200内における垂直方向のライン数をカウントするものであり、ライン単位でカウントアップ動作が行われる。

【0057】ウインドウコンパレータ106は、パラメータレジスタ群101のウインドウパラメータ値とウインドウカウンタ群105の値とを比較してウインドウ領域200内の走査位置を検出し、その走査位置検出信号をタイミング制御回路107に供給する。また、ウインドウコンパレータ106は、ウインドウ垂直トータル値と垂直カウンタ105cの値を比較し、それらが一致した際にリセット信号をアドレス発生回路108に供給する。

【0058】タイミング制御回路107は、スクリーンコンパレータ103からのスクリーン内走査位置検出信号に基づいて、水平／垂直同期信号(Sync)、VR

AM30のリフレッシュ開始信号(Refresh)、VRAM30の転送サイクル開始信号(Transfer)、ブリンク制御信号(Blink)、外部ビデオウインドウ表示イネーブル信号(Movie)、スクリーン内ハードウェアカーソル表示イネーブル信号(Cursor)を発生する。また、タイミング制御回路107は、ウインドウコンパレータ106からのウインドウ内走査位置検出信号に基づいて、ウインドウ表示イネーブル信号(Display)、およびウインドウ内ハードウェアカーソル表示イネーブル信号(Cursor)を発生する。

【0059】ここで、外部ビデオウインドウ表示イネーブル信号(Movie)、ハードウェアカーソル表示イネーブル信号(Cursor)、およびウインドウ表示イネーブル信号(Display)は、それぞれ外部ビデオウインドウ、ハードウェアカーソル、およびウインドウ領域の表示期間を指定する表示イネーブル信号であり、水平表示期間信号と垂直表示期間信号から構成されている。

【0060】アドレス発生回路108は、ウインドウパラメータ、水平カウンタ105bのカウント出力、およびラインコンパ信号に基づいて、VRAM30のRAMからSAMへのデータ転送サイクルのための表示アドレスを発生する。すなわち、VRAM30の転送サイクルでは、VRAM30のRAMの1ライン(例えば1024画素)分のデータがSAMに転送されるが、その転送対象のラインはアドレス発生回路108からの表示アドレスによって決定される。この表示アドレスの値は、ライン1を示すスタートアドレスから順に+1ずつカウントアップされ、480ラインを示す値に達するとリセット信号によってスタートアドレスに戻される。また、このカウントアップ動作は、水平カウンタ105bのカウント出力が640ドットを示す度に行われる。

【0061】次に、図5のタイミングチャートを参照して、図3のCRTC16による表示タイミング制御動作を説明する。ここでは、図2に示したように、XGA仕様の1024×768ドットのスクリーン領域100上にVGA仕様の640×480ドットの中解像度のウインドウ領域200画面を表示する場合を想定する。ウインドウ領域の表示開始位置の座標は(Xw, Yw)で指定されているものとする。

【0062】図5において、(a)はタイミング制御回路107からディスプレイモニタに供給される水平同期信号(H-SYNC)であり、(b)はタイミング制御回路107によって生成される1水平走査期間内のウインドウ表示イネーブル信号(H-Display)である。スクリーン領域100にXGA仕様の1024×768ドットの高解像度画面を表示する際には、水平同期信号(H-SYNC)によって規定される1水平ライン内に1024ドット分のデータ表示が実行されるように

スクリーン領域100が走査される。この走査タイミングに同期して、水平カウンタ102bおよび垂直カウンタ102cからは、(c)、(d)にそれぞれ示すようなスクリーン領域100上の走査位置を示すXアドレス(X-ADDR)とYアドレス(Y-ADDR)が出力される。Xアドレス(X-ADDR)は、走査対象のドットに応じて順次増分される。また、Yアドレス(Y-ADDR)は、走査対象の表示ラインが更新される度に増分される。

【0063】(e)、(f)、(g)、(h)、(i)は、それぞれ走査位置を示すY座標=Y0~Yw-1、Y座標=Yw、Y座標=Yw+1、Y座標=Yw+480、Y座標=Yw+481~Y767の時にけるVRAMアクセスタイミングを示すものである。ここで、“XX”は、VGAのデータをVRAM30のRAMからSAMへ転送するためのデータ転送サイクルを示している。このデータ転送サイクルは、図示のように、水平ブランキング期間において設定され、水平ブランキング期間毎にデータ転送サイクルのために表示アドレスが更新される。

【0064】データ転送サイクルでは、表示アドレスによって指定されるVRAM30の1ライン分のデータ(1024ドット)が読み出される。Y座標=Y0~Yw-1の範囲およびYw+481~Y767の範囲では、CRTC161のみが動作し、ウインドウCRTC162は動作されない。Y座標=YwからYw+480の範囲では、ウインドウCRTC162の制御により、データ転送サイクルのための表示アドレスが発生される。この表示アドレスの値は、水平カウンタ105bが640ドットを数える度に+1カウントアップされる。そして、1024ドットのうちの640ドット分のデータが、ウインドウ表示イネーブル信号(H-Display)の期間ディスプレイに表示される。

【0065】以上のように、図3のCRTC16を利用することにより、VGA仕様の640×480ドットの中解像度データは、ウインドウパラメータで指定されるウインドウ領域200に表示される。したがって、図6に示されているように、ウインドウパラメータによって表示開始位置座標およびウインドウサイズ(水平総文字数、垂直総ライン数)を変更することによって、1024×768ドットのスクリーン100上の任意の位置に任意の大きさをVGAデータを表示する事ができる。この場合、ウインドウサイズを640×480ドットよりも小さくすると、VGA仕様の640×480ドットの中解像度データの一部だけがそのウインドウ領域200内に表示されることになる。

【0066】このようなウインドウ領域200の表示位置の制御は、外部ビデオデータについても同様におこなわれる。以下、図7および図8を参照して、VGAデータ、外部ビデオデータ、ハードウェアカーソルの重ね合

わせ表示を行う場合を例にとって、図1の表示コントローラ10全体の動作を説明する。

【0067】図7には、図1の表示コントローラ10におけるデータの流れと2つのCRTC161, 162によるタイミング制御との関係が模式的に示されている。ここでは、ハードウェアカーソルを表示するためのスプライト表示開始位置座標が(Xs, Ys)、外部ビデオデータを表示するための外部ビデオウィンドウの表示開始位置座標が(Xv, Yv)、アプリケーションプログラムによって作成されたVGA等のデータを表示するためのウィンドウ領域開始位置座標が(Xw, Yw)に指定されている場合を想定する。

【0068】これら座標データ(Xs, Ys), (Xv, Yv), (Xw, Yw)は、スクリーンコンパレータ103内のコンパレータ103a, 103b, 103cによってそれぞれ水平カウンタ102bのXアドレスおよび垂直カウンタ102cのYアドレスと比較される。

【0069】まず、垂直カウンタ102cの値がYsに一致すると、タイミング制御回路107のスプライト表示タイミング回路107aが動作し、スプライト表示回路27にイネーブル信号が与えられる。スプライト表示回路27は、シリアルライザ20を介してスプライトメモリ19から読み出されるスプライトデータにしたがってスプライトカラーレジスタ25の値をスプライト表示データとして出力する。次いで、水平カウンタ102bの値がXsに一致すると、スプライト表示タイミング回路107aは、ハードウェアカーソル表示イネーブル信号(Cursor)を発生する。このハードウェアカーソル表示イネーブル信号(Cursor)はCRTビデオマルチプレクサ26に送られ、これによってスプライト表示データがビデオデータとして選択される。

【0070】また、垂直カウンタ102cの値がYvに一致すると、タイミング制御回路107の外部ビデオ表示タイミング回路107bが動作し、次いで水平カウンタ102bの値がXvに一致した際に、外部ビデオウィンドウ表示イネーブル信号(Movie)が発生される。この外部ビデオウィンドウ表示イネーブル信号(Movie)は、CRTビデオマルチプレクサ26に送られ、これによって外部ビデオデータがビデオデータとして選択される。

【0071】同様に、垂直カウンタ102cの値がYwに一致すると、ウィンドウCRTC162が動作し、VRAM30からVGAデータを読み出すための表示アドレスが発生される。VGAデータは、表示制御回路300によってCRTビデオデータに変換される。次いで、水平カウンタ102bの値がXwに一致すると、ウィンドウCRTC162は、ウィンドウ表示イネーブル信号(Display)を発生する。このウィンドウ表示イネーブル信号(Display)はCRTビデオマルチ

プレクサ26に送られ、これによってVGAデータが選択される。

【0072】このようなビデオデータの選択動作により、図8に示されているように、1024×768画素のスクリーン領域100上にVGAアプリケーション用ウィンドウ領域200、動画などの外部ビデオウィンドウ領域500、ハードウェアカーソルなどのスプライト領域400を重ね合わせ表示することができる。この場合、重複表示部分では優先度制御が行われ、VGAアプリケーション用ウィンドウ領域200、外部ビデオウィンドウ領域500、スプライト領域400のいずれか1つのデータだけが選択される。図においては、スプライト、外部ビデオウィンドウ、VGAアプリケーションの優先順位で表示されている場合が示されている。このような優先度制御は、例えばCRTビデオマルチプレクサ26の制御入力段に表示期間信号間の演算を演算回路を設けることによって容易に実現できる。

【0073】また、VGAアプリケーション用ウィンドウ領域200以外の領域にボーダー色を表示するための制御は、ボーダー色データを発生する回路を表示制御回路300内に設け、マルチプレクサ26によってそのボーダー色データをウィンドウ表示イネーブル信号(Display)の非発生期間に選択させることなどにより実現できる。この場合、マルチプレクサ26の制御は、水平/垂直同期信号と水平/垂直の表示イネーブル信号(Display)とからボーダー領域を示す信号を生成し、その信号によって行う事ができる。

【0074】以上説明したように、この表示コントローラ10においては、スクリーンCRTC161とウィンドウCRTC162の2つの表示タイミング制御回路が設けられており、スクリーンCRTC161はスクリーンパラメータに従って1024×768画素のスクリーン領域100を制御するための同期信号などを発生し、またウィンドウCRTC162はウィンドウパラメータに従ってウィンドウ領域200の表示を制御する。スクリーンCRTC161によってウィンドウ領域200の表示開始位置が検出されると、ウィンドウCRTC162によるウィンドウ領域200の表示制御が開始され、これによってVRAM30のスタートアドレスからVGAデータが順次読み出されてビデオデータに変換される。このビデオデータは、ウィンドウ表示イネーブル信号(Display)によって規定されるウィンドウ領域の表示期間中ディスプレイモニタに供給され、これによってウィンドウ領域にビデオデータが表示される。

【0075】この場合、ウィンドウ領域200の位置および大きさは、パラメータレジスタ群にセットするウィンドウパラメータの値によってプログラマブルに変更できる。したがって、高解像度表示画面上にVGAアプリケーションプログラムによって作成された中解像度のデータを任意の位置および任意の大きさで表示することが

可能となる。

【0076】また、アプリケーションプログラムによるVRAM30への描画開始位置に対応するスタートアドレスからデータが読み出されるので、VRAM30のデータ格納位置を変更することなく、既存のアプリケーションプログラムをそのまま利用した状態でウィンドウ表示を行う事ができる。

【0077】さらに、パラメータマルチプレクサ104によってスクリーンパラメータの代わりにウィンドウパラメータをスクリーンCRT C161に供給することにより、スクリーンCRT C161で使用されるパラメータ値がウィンドウCRT C162で使用されるウィンドウパラメータ値と同一となり、ウィンドウ領域200のサイズに対応する水平/垂直同期信号が発生される。この場合、CRTディスプレイ50を使用した場合には、VGAアプリケーションプログラムによって作成された640×480画素のデータを、CRTディスプレイ50の表示画面全体にフルスクリーンモードで表示することができる。

【0078】なお、ウィンドウCRT C162はスクリーンCRT C161とほぼ同様のゲート回路によって実現できるので、従来のCRT Cの回路レイアウトを有効利用するウィンドウCRT C162を設計する事ができる。

【0079】なお、上記実施例では、XGA仕様の画面にVGAのウィンドウを表示する場合について説明したが、SVGA (Super Video Graphics Array) の画面にVGAをのウィンドウを表示するように構成してもよい。

【0080】図9及至12はこの発明の第3実施例を示すブロック図であり、図1に示すCRT C16にスクリーンCRT C161と、アプリケーションウィンドウCRT C162と、外部ビデオウィンドウCRT C163とを備えている。この実施例によれば、ノーマル解像度（例えばVGAデータ）と高解像度（例えばXGAデータ）と、外部ビデオデータとを任意の位置に任意のサイズで重ね合わせ表示可能である。スクリーンCRT C161にはディスプレイアドレスジェネレータ102dが設けられる。画像メモリ30にはCPU1からの表示データの他に、アクセラレータからの表示データ、アナログ外部ビデオデータがA/Dコンバータ33を介してデジタルに変換されたデジタル外部ビデオデータ、さらにビデオCDからのデジタルビデオデータがマルチプレクサ31により選択されて画像メモリ30に取り込まれる。画像メモリ30にはスクリーンCRT C161からの表示アドレス、外部ビデオウィンドウCRT C163からの表示アドレス、およびアプリケーションウィンドウCRT C162からの表示アドレスがマルチプレクサ35により選択され入力される。ビデオ表示制御回路37は入力されたYUV信号をRGB信号に変換する回

路、拡大/縮小回路等から構成される。

【0081】図10はスクリーンCRT C161の詳細ブロック図を、図11は外部ビデオCRT C163の詳細ブロック図を、図12はアプリケーションウィンドウCRT C162の詳細ブロック図をそれぞれ示す。外部ビデオウィンドウCRT C163とアプリケーションウィンドウCRT C162の内部構成は同様の構成である。スクリーンCRT C161、外部ビデオウィンドウCRT C163、アプリケーションウィンドウCRT C162の各部機能は、図3のそれと実質的に同じなので、同符号を付してその説明を省略する。

【0082】図13はこの発明の第4実施例を示すブロック図であり、スクリーンCRT C161と外部ビデオウィンドウCRT C163とを設けノーマル解像度の表示データと外部ビデオデータとを重ね合わせ表示する場合の実施例を示す。この実施例では、例えばVGAデータと動画データとを任意の位置に任意のサイズで表示可能である。この実施例における各部の動作は第3実施例と同様なので、その説明を省略する。

【0083】

【発明の効果】以上説明したように、この発明によれば、VRAMの書き換え無しで、中低解像度のデータを高解像度画面上に、任意の位置及び任意の大きさのウィンドウとして表示することが可能となる。

【図面の簡単な説明】

【図1】この発明の一実施例に係わる表示制御装置全体の構成を示すブロック図。

【図2】図1の表示制御装置に設けられたスクリーンCRT CとウィンドウCRT Cを用いた表示制御の原理を説明するための図。

【図3】図1の表示制御装置に設けられたスクリーンCRT CとウィンドウCRT Cの具体的な構成の一例を示すブロック図。

【図4】図3のスクリーンCRT CおよびウィンドウCRT Cによって参照されるパラメータレジスタ群を説明するための図。

【図5】図3のスクリーンCRT CおよびウィンドウCRT Cによって実行される表示タイミングの制御動作を説明するタイミングチャート。

【図6】図2のウィンドウパラメータ値とウィンドウ領域の表示位置との対応関係の一例を示す図。

【図7】図1の表示制御装置によって重ね合わせ表示を行う場合におけるデータの流れとCRT Cによるタイミング制御との関係を模式的に示すブロック図。

【図8】図1の表示制御装置によって重ね合わせ表示を行った場合の表示画面の一例を示す図。

【図9】表示コントローラ10におけるデータの流れと、VGAデータとXGAデータと外部ビデオデータとの重ね合わせ表示を行う場合のスクリーンCRT Cと、アプリケーションウィンドウCRT Cと外部ビデオCR

TCによるタイミング制御との関係を模式的に示す図。


【図10】図9に示すスクリーンCRTCの詳細ブロック図。

【図11】図9に示す外部ビデオCRTCの詳細ブロック図。


【図12】図9に示すアプリケーションウィンドウCRTCの詳細ブロック図。

【図13】表示コントローラ10におけるデータの流と、VGAデータと外部ビデオデータとの重ね合わせ表示を行う場合のスクリーンCRTCと外部ビデオCRTCによるタイミング制御との関係を模式的に示す図。

【図1】




【図3】



【符号の説明】

4…表示制御システム、10…ディスプレイコントローラ、12…システムインターフェース、14…メモリ制御回路、16…CRTC、30…VRAM、101…パラメータレジスタ群、102…スクリーンカウンタ群、103…スクリーンコンパレータ、104…パラメータマルチプレクサ、105…ウィンドウカウンタ群、106…ウィンドウコンパレータ、107…タイミング制御回路、108…表示アドレス発生回路、161…スクリーンCRTC、162…ウィンドウCRTC。

【図2】




【図4】


IOI パラメータレジスタ群

CRT スクリーン水平/垂直トータル
CRT スクリーン水平/垂直ディスプレイエンド
CRT スクリーン水平/垂直ブランキング
CRT スクリーン水平/垂直同期
CRT スクリーン水平同期スキュー
フラットパネル水平/垂直トータル
フラットパネル水平/垂直ディスプレイエンド
フラットパネル水平/垂直ブランキング
フラットパネル水平/垂直同期
フラットパネル水平同期スキュー
ウィンドウ水平/垂直トータル
ウィンドウ水平/垂直ディスプレイエンド
ウィンドウ水平/垂直ブランキング
ウィンドウ水平/垂直同期
ウィンドウ水平同期スキュー
ウィンドウ表示開始位置座標
外部ビデオ表示開始位置座標、外部ビデオウィンドウサイズ
表示制御レジスタ

【図5】




【図6】







【図7】




【图 8】




【図 10】




【図9】



【図 1 1】



【图 12】



【图 13】

